崗位職責:
1.負責SRAM等存儲陣列設計,制定架構方案,完成單元電路設計、布局規劃及參數優化;?
2.開發存儲陣列編譯腳本,搭建調試環境,定位問題;?
3.主導數模混合模塊集成,保障系統兼容性;?
4.制定存儲宏單元驗證方案,開展功能、時序及可靠性驗證,編寫報告。
崗位要求:
(一)基本條件:
1. 碩士及以上學歷;年齡:碩士≤35周歲,博士≤40周歲(核心技術骨干或頭部芯片企業資深經驗者年齡可放寬);?
2. 工作經歷:至少參與1個完整存儲陣列設計項目;?
博士有存儲電路頂刊/專利者優先;有SRAM或數模混合集成經驗者優先。
(二)核心技能:
1.精通 SRAM 等存儲單元原理,掌握存儲陣列架構設計,能獨立完成電路設計與仿真;?
2.熟練使用Cadence Virtuoso等設計工具,具備版圖規劃與寄生參數分析能力;?
3.會用Python/Tcl編寫自動化腳本,熟練操作示波器、邏輯分析儀等調試設備;?
4.掌握數模接口隔離、信號完整性優化技術,熟悉運算放大器、參考源等模擬模塊;?
5.能使用Spectre/HSPICE開展仿真,具備LVS/DRC/ERC后仿真經驗。