工作內(nèi)容：
1. 負(fù)責(zé) FPGA 側(cè) PCIe Endpoint、DMA Engine、BAR 地址映射等邏輯設(shè)計。
2. 設(shè)計 FPGA 與 GPU / CPU / NVMe 間的高帶寬低延遲數(shù)據(jù)通路。
3. 開發(fā) FPGA 觸發(fā) GPU Event / GPU-Direct DMA 的接口。
4. 參與 FPGA 中的信號處理加速模塊（FFT、DDC、Beamforming）與 GPU 協(xié)同優(yōu)化。
崗位要求：
1. 熟悉 Verilog / VHDL / SystemVerilog，了解 PCIe IP 核（XDMA / Avalon / AXI）。
2. 熟悉 FPGA 與 CPU / GPU 的 DMA 通信機制。
3. 了解 CUDA 外部事件機制（cudaExternalSemaphore / GPUDirect）。
4. 有以下經(jīng)驗優(yōu)先：
(1) 有 PCIe Fabric / FPGA DMA / GPU P2P 實驗經(jīng)驗。
(2) 熟悉高速信號處理（FFT / FIR / IQ 數(shù)據(jù)流）者優(yōu)先。