崗位職責:
1. 負責芯片中端全流程設計,涵蓋sdc,upf,綜合,形式驗證,low power驗證,sta timing check及timing 收斂等核心環節,確保設計符合性能、功耗、面積(PPA)目標。
2. 主導先進工藝節點下的中端實現方案制定,解決中端設計中的low power驗證、時序收斂等關鍵問題。
3. 負責top sdc的書寫,包括clock定義,timing exception的設置,接口協議時序的設置。
4. 負責flatten sdc的書寫,有能力將block sdc轉化成top flatten sdc,并保證和block sdc的一致性。
5. 負責中端設計工具的優化使用,提升設計效率與質量;沉淀中端設計經驗,輸出技術文檔與最佳實踐。
6. 指導團隊成員開展中端設計工作,推動團隊技術能力提升。
任職要求:
1. 本科及以上學歷,電子科學與技術、微電子學與固體電子學、集成電路工程等相關專業。
2. 熟練掌握dc,genus,formality,conformal,vclp,pt,xtop等中端設計工具,具備工具腳本(Tcl/Perl/Python)開發與優化能力。 深入理解時序分析、時序收斂、功耗優化方法,能獨立解決復雜項目中的中端技術難題。
3. 5年以上芯片中端設計工作經驗,具備12nm/7nm以下先進工藝量產項目經驗,熟悉該工藝的Design Rule、Library特性要求。
4. 精通大型AI,GPGPU芯片架構及中端設計要點,有完整的大型AI,GPGPU芯片從實現到流片量產的全流程經驗者優先。