崗位職責(zé)：
負(fù)責(zé)ASIC設(shè)計(jì)服務(wù)系統(tǒng)架構(gòu)、產(chǎn)品方案：
1）主導(dǎo)面向AI大模型加速、服務(wù)器及分布式并行計(jì)算場(chǎng)景的ASIC芯片定制系統(tǒng)級(jí)解決方案。
2）圍繞客戶(hù)應(yīng)用場(chǎng)景，深度理解客戶(hù)業(yè)務(wù)需求，提供業(yè)內(nèi)有競(jìng)爭(zhēng)力的從芯片架構(gòu)定義到量產(chǎn)交付的端到端技術(shù)方案，推動(dòng)客戶(hù)在算力基礎(chǔ)設(shè)施領(lǐng)域的芯片定制化落地。
3）輸出完整的ASIC系統(tǒng)規(guī)格書(shū)，涵蓋性能、功耗、面積（PPA）目標(biāo)及軟硬件協(xié)同需求。
4）端到端ASIC開(kāi)發(fā)管理：主導(dǎo)ASIC全流程開(kāi)發(fā)，包括架構(gòu)定義、RTL設(shè)計(jì)、驗(yàn)證、物理實(shí)現(xiàn)及流片交付，協(xié)調(diào)跨職能團(tuán)隊(duì)（前端設(shè)計(jì)、驗(yàn)證、后端、軟件）資源，確保項(xiàng)目按計(jì)劃達(dá)成量產(chǎn)里程碑，解決關(guān)鍵技術(shù)風(fēng)險(xiǎn)。
5）技術(shù)生態(tài)整合與創(chuàng)新：負(fù)責(zé)行業(yè)及技術(shù)洞察，跟蹤前沿技術(shù)，并結(jié)合計(jì)算/網(wǎng)絡(luò)基礎(chǔ)設(shè)施需求，推動(dòng)ASIC架構(gòu)到底層技術(shù)的協(xié)同優(yōu)化創(chuàng)新（STCO），如：分布式計(jì)算網(wǎng)絡(luò)架構(gòu)，ASIC chiplet架構(gòu)，軟硬件協(xié)同、互聯(lián)技術(shù)、內(nèi)存管理等提升ASIC芯片及客戶(hù)應(yīng)用系統(tǒng)的性能，能效，降低系統(tǒng)成本。
6）客戶(hù)協(xié)作與交付保障：作為技術(shù)接口人，主導(dǎo)客戶(hù)技術(shù)溝通、方案評(píng)審及交付物驗(yàn)收，確保芯片設(shè)計(jì)符合應(yīng)用場(chǎng)景需求；提供量產(chǎn)后的系統(tǒng)級(jí)調(diào)優(yōu)支持，助力客戶(hù)產(chǎn)品快速商用。
任職要求：
1）學(xué)歷：電子工程/計(jì)算機(jī)/微電子專(zhuān)業(yè)碩士及以上學(xué)歷，10年以上工作經(jīng)驗(yàn)；
2）系統(tǒng)架構(gòu)：精通分布式計(jì)算硬件棧（CPU/GPU/NPU/DPU/NIC），理解智算互聯(lián)協(xié)議（如NVLink/CXL）、Scale up/Scale out網(wǎng)絡(luò)交換架構(gòu)（Switch ASIC）、高帶寬內(nèi)存（HBM/GDDR）及緩存一致性模型；
3）掌握從Spec到GDSII的SOC芯片設(shè)計(jì)全流程，精通先進(jìn)工藝下的PPA優(yōu)化、時(shí)序收斂及DFT策略等；
4）熟悉大模型計(jì)算特性、分布式訓(xùn)練框架，具備算力-通信-存儲(chǔ)協(xié)同優(yōu)化能力等；
5）5年以上大型SoC開(kāi)發(fā)經(jīng)驗(yàn)，3年以上系統(tǒng)架構(gòu)或芯片方案負(fù)責(zé)人經(jīng)驗(yàn)，參與過(guò)AI訓(xùn)練/推理芯片或服務(wù)器級(jí)大型異構(gòu)Chiplet ASIC的量產(chǎn)項(xiàng)目
6）具備多工藝節(jié)點(diǎn)流片經(jīng)驗(yàn)，熟悉2D/2.5D/3D封裝及關(guān)聯(lián)IP及平臺(tái)技術(shù)，包括：D2D（UCIe）SerDes，HBM集成，光互聯(lián)等；
7）做事認(rèn)真負(fù)責(zé)，邏輯思維較強(qiáng)，學(xué)習(xí)能力較強(qiáng)，良好的表達(dá)能力，良好的開(kāi)放性及抗壓能力。
此崗位工作地點(diǎn)有上海、深圳、南京、西安 四個(gè)城市可選