崗位職責(zé)：
1、負(fù)責(zé)FPGA代碼編寫、模塊設(shè)計(jì)及仿真、調(diào)試；
2、進(jìn)行系統(tǒng)的功能定義，系統(tǒng)功能分解，編寫邏輯需求分析，概要設(shè)計(jì)工作，核心算法實(shí)現(xiàn)等；
3、FPGA的資源及時(shí)序優(yōu)化，分析并解決開發(fā)過程中的問題；
4、配合軟、硬件設(shè)計(jì)人員完成相關(guān)任務(wù)目標(biāo)；
5、完成方案文檔、項(xiàng)目文檔、質(zhì)量記錄及相關(guān)文檔；
6、有Altera/Xilinx系列FPGA芯片開發(fā)經(jīng)驗(yàn)，熟悉ISE（Vivado）/Quartus II等EDA軟件，熟練掌握Verilog/VHDL語言；
7、熟悉以太網(wǎng)、DDR、PCI/PCIE等接口協(xié)議。
任職要求：
1、本科及以上學(xué)歷，通信、電子、自動(dòng)化、計(jì)算機(jī)等相關(guān)專業(yè)優(yōu)先，無專業(yè)限制；
2、從事FPGA開發(fā)工作3年以上的工作經(jīng)驗(yàn)（優(yōu)秀者放寬工作年限）；
3、從事過Xilinx、Altera等主流FPGA的開發(fā)，熟悉FPGA的編程，掌握Verilog或VHDL，能獨(dú)立完成FPGA邏輯代碼編寫、仿真、調(diào)試；
4、掌握CameraLink、VGA、HDMI等圖像傳輸接口優(yōu)先，熟悉以太網(wǎng)、PCIE、DDR3、SRIO、光纖通信等高速信號(hào)接口控制及協(xié)議優(yōu)先；
5、具備較強(qiáng)的團(tuán)隊(duì)協(xié)作能力、溝通能力、責(zé)任意識(shí)及上進(jìn)心。
職位福利：五險(xiǎn)一金、周末雙休、帶薪年假、年底雙薪、通訊補(bǔ)助、房補(bǔ)、節(jié)日福利、員工旅游、項(xiàng)目激勵(lì)。