1、負(fù)責(zé)構(gòu)建FPGA的視頻圖像處理系統(tǒng)的研發(fā)、實(shí)現(xiàn)以及模塊代碼編寫（包括子模塊的架構(gòu)設(shè)計(jì)、編碼、調(diào)試）；
2、對(duì)現(xiàn)有系統(tǒng)的改進(jìn)、維護(hù)工作，相關(guān)算法的FPGA移植轉(zhuǎn)化；

3、 深入理解開發(fā)任務(wù)后制定開發(fā)計(jì)劃，兼顧開發(fā)進(jìn)度及階段成果；

4、 負(fù)責(zé)應(yīng)用軟件開發(fā)工作，計(jì)劃時(shí)間內(nèi)確保功能實(shí)現(xiàn)與穩(wěn)定運(yùn)行；

5、 進(jìn)行FPGA代碼調(diào)試，保證設(shè)計(jì)的穩(wěn)定性、可靠性，符合現(xiàn)場(chǎng)使用要求等；

6、 相關(guān)開發(fā)文檔（含生產(chǎn)工藝文件）的編寫，保證質(zhì)量、完整性，進(jìn)行資料備份。

7、配合其他日常工作，完成上級(jí)交代的其他工作 。

任職要求：
1、本科及以上學(xué)歷，有1年以上工作經(jīng)驗(yàn)，部分優(yōu)秀應(yīng)屆生可以考慮；計(jì)算機(jī)、電子、通信、光學(xué)工程等相關(guān)專業(yè)， 具備信號(hào)處理、通信、電子相關(guān)專業(yè)能力；

2、具備Xilinx和Altera的FPGA芯片開發(fā)能力， 1年以上FPGA邏輯設(shè)計(jì)經(jīng)驗(yàn)；
3、具有FPGA方案設(shè)計(jì)能力；熟悉FPGA研發(fā)流程；

4、熟練掌握VHDL或Verilog HDL語(yǔ)言，具有較強(qiáng)的編碼能力，熟練運(yùn)用Modelsim.Synplify.Xilinx ISE或Altera QuartusⅡ等EDA軟件；

5、具有ARM或FPGA/DSP等嵌入式系統(tǒng)的設(shè)計(jì)開發(fā)能力；能夠獨(dú)立負(fù)責(zé)某個(gè)模塊的代碼編寫、維護(hù)、優(yōu)化，有一定的項(xiàng)目、實(shí)踐經(jīng)歷，動(dòng)手能力強(qiáng)；

6、熟悉直方圖映射、圖像增強(qiáng)、非均勻性校正、盲元剔除、溫漂校正等數(shù)字圖像處理相關(guān)算法，有相關(guān)算法開發(fā)經(jīng)驗(yàn)者優(yōu)先，能夠運(yùn)用C/C++、MATLAB完成算法的設(shè)計(jì)和驗(yàn)證工作；
7、熟悉具備數(shù)字信號(hào)處理理論知識(shí)；具有一定硬件基礎(chǔ)，熟悉FPGA.DSP和ARM協(xié)同工作過程。

8、性格開朗，工作積極、主動(dòng)，有良好的溝通技巧和團(tuán)隊(duì)合作精神。