一、崗位核心目標?
負責低空探測雷達系統中數字信號處理算法的FPGA實現、仿真、測試與優化。核心工作是將MATLAB/Simulink等環境下的雷達信號處理算法(如CFAR、脈沖壓縮、濾波、波束形成等)進行硬件轉化,確保其在高性能FPGA平臺上滿足實時性、高精度和低功耗的系統要求,并參與產品的全生命周期開發。
二、崗位職責
1、算法實現與優化
1)參與雷達系統方案討論,負責信號處理鏈路的FPGA方案設計與代碼實現
2)獨立完成雷達信號處理算法(如DDC/DUC、脈沖壓縮(匹配濾波)、MTI/MTD、CFAR檢測、恒虛警處理、測距測速測角等)的RTL設計、仿真、綜合與調試;
3)對現有FPGA代碼進行資源優化(邏輯、DSP、Block RAM)和時序優化,提高系統性能。
2、系統集成與調試
1)與系統、算法工程師密切協作,完成算法模型的浮點到定點轉換及FPGA實現驗證
2)與硬件工程師協作,參與板級調試,解決信號完整性、時序、接口(如JESD204B)等問題;
3)搭建測試環境,使用示波器、邏輯分析儀、頻譜儀等工具對FPGA設計進行板級實測與性能驗證。
3、文檔與支持
1)編寫詳細的設計文檔、測試報告和技術文檔
2)為生產、測試部門提供技術支持,并協助解決產品化過程中的相關問題。
三、 任職要求
1、必備要求(硬性條件)
1)學歷專業:?? 碩士及以上學歷,電子工程、通信工程、信號與信息處理、微電子等相關專業
2)工作經驗:3年及以上雷達、聲納、無線通信等領域的FPGA開發經驗。?有成功量產雷達項目經驗者優先。熟悉完整的FPGA開發流程:從需求分析、代碼編寫(VHDL/Verilog/System Verilog)、功能仿真(Modelsim/VCS)、邏輯綜合(Vivado/Quartus)到板級調試
3)核心技術能力:信號處理基礎:?? 扎實的數字信號處理理論基礎,深刻理解雷達信號處理原理和常見算法;FPGA設計能力(熟練使用Verilog HDL/VHDL進行RTL代碼設計,代碼風格規范;精通Xilinx或Intel(Altera)系列FPGA(如UltraScale+/Versal, Stratix/Arria 10)的開發工具鏈;有高速接口設計經驗者優先,如 ?JESD204B(與ADC/DAC通信)、DDR3/4、PCIe、Ethernet? 等;)仿真與調試:?? 熟練使用MATLAB/Simulink或Python進行算法驗證和數據分析,能編寫Testbench進行自動化仿真。
四、加分項(顯著優勢)
1、有低空、慢速、小目標(低小慢)探測雷達項目經驗,熟悉其信號處理特點和挑戰(如強地雜波抑制)
2、有陣列信號處理或數字波束形成(DBF)?? 的FPGA實現經驗
3、熟悉C/C++?? 用于系統建模,或具有Zynq UltraScale+ MPSoC等帶ARM核的FPGA開發經驗;
4、了解機器學習/深度學習在雷達目標識別中的應用,并有相關FPGA加速的探索經驗。