崗位職責(zé)：
1、負(fù)責(zé)Foundation IP電路設(shè)計(jì)工作，包括SRAM/STD cell/GPIO/NVM等基礎(chǔ)IP，以及PLL/BG/LDO/POR等模擬IP;
2、聚焦各工藝下單元電路結(jié)構(gòu)的設(shè)計(jì)、開發(fā)和優(yōu)化，特定單元電路以及電路模塊的定制、驗(yàn)證和集成方案;
3、負(fù)責(zé)進(jìn)行IP特性化分析、時(shí)序分析及模型到硬件的參數(shù)校準(zhǔn);
崗位要求：
1.碩士畢業(yè)或本科畢業(yè)2年以上工作經(jīng)驗(yàn);
2.熟悉晶體管級電路設(shè)計(jì)，對LDO，BGR，ADC，PLL，StdCell，GPIO，SRAM某個(gè)領(lǐng)域或多個(gè)領(lǐng)域有設(shè)計(jì)經(jīng)驗(yàn);
3.熟悉定制設(shè)計(jì)或模擬設(shè)計(jì)流程和相關(guān)工具應(yīng)用;
4.有標(biāo)準(zhǔn)單元庫的特征化經(jīng)驗(yàn)者優(yōu)先;
5.有電路時(shí)序分析和可靠性分析(EM, IR, aging and self heating)經(jīng)驗(yàn)者優(yōu)先;
6.熟悉RTL語言和ESP-CV/LEC行為級模型仿真技能優(yōu)先;
7.具備FinFET制程或設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先;