崗位職位
1.根據(jù)電路原理圖進行模擬及混合信號電路版圖設(shè)計
2.與電路設(shè)計工程師合作，優(yōu)化版圖確保電路性能最優(yōu)化
3.通過有效手段改進版圖設(shè)計的質(zhì)量和效率。
4.完成版圖物理驗證，包括DRC、LVS等，完成寄生參數(shù)提取
5.根據(jù)要求完成相關(guān)文檔編制
任職資格：
1.電子工程、微電子等相關(guān)專業(yè)本科或以上學歷。
2.有1年以上數(shù)模混合Layout設(shè)計經(jīng)驗。
3.熟練掌握Cadence, Calibre， Synopsys，Linux等系統(tǒng)等相關(guān)設(shè)計工具及環(huán)境。
4.熟悉BCD/ BICMOS / CMOS工藝和器件物理知識者優(yōu)先
5.具備基本的電子線路知識，熟悉模擬電路基礎(chǔ)知識者優(yōu)先；
6.具備團隊合作能力，工作積極肯干，上進心強
7.CET4及以上