職位介紹
一、崗位職責(zé)
1. 仿真設(shè)計(jì)與分析：
1.1、主導(dǎo)芯片、封裝及PCB板級(jí)的信號(hào)完整性（SI）和電源完整性（PI）仿真工作，依據(jù)項(xiàng)目需求和指標(biāo)約束，完成全鏈路拓?fù)銼I仿真、PI風(fēng)險(xiǎn)識(shí)別評(píng)估以及PI指標(biāo)分配。
1.2、對(duì)LPDDR5x/LPDDR6/PCIE/SerDes等高速接口進(jìn)行仿真與驗(yàn)證，提取插損、回?fù)p、TDR、眼圖等關(guān)鍵參數(shù) ，并撰寫(xiě)詳細(xì)準(zhǔn)確的仿真報(bào)告。
2. 方案制定與優(yōu)化：
2.1、制定PI/SI設(shè)計(jì)方案與規(guī)則，指導(dǎo)IP優(yōu)化電流行為，參與封裝集成電容選型和全鏈路PDN優(yōu)化，提出切實(shí)可行的優(yōu)化解決方案，保障設(shè)計(jì)滿足SIPI設(shè)計(jì)要求。
2.2、協(xié)同芯片設(shè)計(jì)、封裝設(shè)計(jì)、板級(jí)設(shè)計(jì)團(tuán)隊(duì)，優(yōu)化floorplan、Pad ring、RDL、bump map、ball map的設(shè)計(jì)，提升整體電性能。
3. 問(wèn)題解決與技術(shù)預(yù)研：
3.1、協(xié)助團(tuán)隊(duì)解決產(chǎn)品設(shè)計(jì)、調(diào)試階段遇到的PI/SI問(wèn)題，進(jìn)行仿測(cè)對(duì)比，不斷完善仿真方式方法，確保仿真與測(cè)試結(jié)果的一致性。
3.2、關(guān)注業(yè)內(nèi)先進(jìn)的PI&SI技術(shù)，開(kāi)展技術(shù)預(yù)研與創(chuàng)新工作，將新技術(shù)應(yīng)用于項(xiàng)目中，解決PI&SI造成的痛點(diǎn)問(wèn)題。
4. 團(tuán)隊(duì)協(xié)作與溝通：
4.1、與Package、PCB layout工程師、ME以及熱仿真工程師緊密合作，共同推進(jìn)項(xiàng)目進(jìn)展；及時(shí)對(duì)接客戶SI/EE工程師，完成相關(guān)工作任務(wù)并反饋工作成果。
4.2、負(fù)責(zé)制定layout guide，協(xié)助EE完成stack-up的制定和電源層、信號(hào)層的分配，按時(shí)review layout設(shè)計(jì)并給出專業(yè)的feedback
二、任職要求
1. 學(xué)歷與經(jīng)驗(yàn)：碩士及以上學(xué)歷，電子工程、集成電路、電磁場(chǎng)與微波技術(shù)等相關(guān)專業(yè)；具有8年以上PI&SI工程師崗位工作經(jīng)驗(yàn)，有芯片相關(guān)PI&SI設(shè)計(jì)成功經(jīng)驗(yàn)者優(yōu)先。
2. 專業(yè)知識(shí)與技能：
2.1、深入理解信號(hào)完整性和電源完整性的基礎(chǔ)原理，熟悉高速信號(hào)的標(biāo)準(zhǔn)和規(guī)范，以及PDN仿真。
2.2、熟練掌握業(yè)內(nèi)主流EDA軟件，如Ansys HFSS、Siwave、Cadence PowerSI、3DEM、xtractim等 ，能夠獨(dú)立完成PI&SI仿真交付方案，具備全鏈路仿真能力。
2.3、熟悉示波器、網(wǎng)絡(luò)分析儀、誤碼儀等儀器設(shè)備，能完成高速SIPI相關(guān)的測(cè)試工作。
2.4、熟悉LPDDR5x/6、USB、PCIE、SerDes等高速總線協(xié)議，具備相關(guān)的高速接口仿真、測(cè)試和問(wèn)題定位能力。有112G高速信號(hào)以及大型ASIC核心電源相關(guān)經(jīng)驗(yàn)者更佳。
3.個(gè)人素質(zhì)：具備技術(shù)創(chuàng)新能力和較強(qiáng)的學(xué)習(xí)探索能力，有責(zé)任心，抗壓能力強(qiáng)；擁有良好的溝通表達(dá)能力和團(tuán)隊(duì)合作精神，樂(lè)于在團(tuán)隊(duì)內(nèi)分享知識(shí)和經(jīng)驗(yàn)，勇于接受挑戰(zhàn)。