崗位職責
1、參與芯片系統架構討論，主導模塊級微架構設計，并撰寫詳細設計文檔；
2、使用Verilog/SystemVerilog進行高質量的RTL代碼設計，并對模塊進行PPA分析與優化；
3、負責子系統或全芯片的系統集成工作；
4、完成第三方IP的技術選型評估、集成與調試；
5、與驗證團隊協作，制定驗證計劃，支持模塊級和芯片級功能驗證；
6、與中后端緊密合作，支持模塊的時序收斂和流片簽核等工作。
任職要求
1、熟悉SoC架構，具備高性能SoC或復雜模塊的設計經驗者優先；
2、熟悉芯片級時鐘復位模塊及I2C/SPI/UART接口模塊等方面的設計；
3、具有扎實的Verilog/SystemVerilog編程能力，精通ASIC設計流程與方法學；
4、具備腳本語言（Python/Tcl/Shell等）能力以提升工作效率；
5、熟悉AXI/PCIE/DDR/UCIe等協議，并有實際集成經驗者優先；
6、有成功流片經驗，能夠獨立交付復雜IP的時序約束（SDC）；
7、具備出色的技術文檔編寫能力、溝通能力和團隊協作精神。